用块上变频器降低 Ka波段上的相位噪声

用块上变频器降低 Ka波段上的相位噪声

使用Ka波段发射机应答器的商用和军用卫星正在推动高性能L波段到Ka波段分块上变频器(BUC）的发展。这些频率转换器将会用在便携和固定终端中，必须同时与固态放大器和基于管的放大器兼容。为满足这一日益增长的市场需求，Herley-CTI公司开发了一种低相位噪声、双环频率合成BUC，其中采用电介质谐振振荡器(DRO)驱动本振(LO)。此紧凑的BUC是在计算机模型混频器杂散分析和滤波器设计的基础上，采用一种低成本方法制造，在同一个组件内集成了软基片、厚膜和薄膜陶瓷基片、低成本表面贴装元件以及引线键合单片微波集成电路(MMIC)。
 
L波段到Ka波段利用了多种不同的高频电路技术，并且采用了最新的计算机辅助工程(CAE)来预测和优化其元件性能。BUC由四个主要部分组成，包括输入双工器以及中频(IF)放大器/增益控制链；混频器，上变频混频器，滤波器，以及放大器链；低相位噪声，双环LO；以及直流功率电源、偏置以及控制板(图1)。
 
BUC的IF输入包括10MHz参考与1～2GHz信号多路混合。IF信号在输入双工器处分离，将两个信号分开。把来自双工器的10MHz参考信号分离，送入14.5GHz LO锁相板，同时也送入直流电源、偏置及控制板。来自双工器的1～2GHz信号经预放大，通过一个温度补偿/增益斜率均衡电路，再经过第二个放大器/温度补偿电路。第二IF放大器后接一个数字衰减器，供用户选择增益，还有一个可变模拟衰减器以进一步作温度补偿。调理后的IF信号随后送入毫米波部分，在此处上变频、滤波、放大，得到最终30～31 GHz输出水平。
 
低相位噪声、双环LO部分包括一个14.5-GHz、GaAs-MESFET驱动的电压调谐电介质谐振振荡器(VTDRO)，此振荡器通过一个采样环锁相到一低噪声100MHz电压调谐晶体振荡器(VTXO)。VTXO通过一数字锁相环(PLL)把相位锁定到用户提供的一个10MHz参考振荡器上。直流电源、偏置及控制板包括所有需要的电路，具体有对输入电压信号进行滤波、为各级产生和控制偏置电压、监测温度、以及控制增益补偿的电路。图2为BUC中用作LO的DRO框图。
 
 
PLL作为低通滤波器，用以滤波增加的参考相位噪声，作为高通滤波以滤除锁定的振荡器相位噪声。LO设计集成了一个数字环，将VCXO锁定到10MHz基准源上。数字PLL芯片的相位检波器频率编程为2.5 MHz，目的是得到低杂散成分和良好的相位噪声。选择100 Hz环路带宽来跟踪基准的长期稳定性，并且充分利用VCXO的低噪声特点。在偏离载波超过10 kHz处，锁相的VCXO的噪声本底好于-165 dBc/Hz。为利用这一低噪声性能，采样环的PLL噪声本底也同样必须低，否则，将会限制环内的噪声。对于100MHz相位检波器频率，结果显示采样PLL的相位噪声本底为-165 dBc/Hz，对低噪声应用而言，这种选择是合适的。
 
对采样PLL性能同样重要的是基准放大器的设计。采样PLL输入端的基准放大器一定不能加剧基准相位噪声。同时，在温度和基准水平变化时，基准放大器必须保持相位检波器信号水平不变。通过采用专利采样PLL电路，LO的相位噪声水平极低，在偏离14.5GHz载波10 kHz处一般为-111 dBc，加上因子谐波混频器造成的6 dB双倍噪声，使偏离29 GHz LO 10 kHz处的相位噪声为-105 dBc/Hz。有了此专利低噪声环架构，再加上VTDRO的低相位噪声，就可以采用宽约300 kHz的采样环带宽。这种宽采样环带宽得到的颤噪效应低，并且工作时没有相位突变，两者都是商用和军用卫星通讯系统中的关键性能参数。
 
因为LO 中采用了14.5 GHz基本振荡器，此振荡器的噪声本底远离载波，噪声本底特别低，在偏离超过10 MHz处通常低于-150 dBc/Hz。噪声本底明显好于采用多个L波段振荡器的设备，在这些设备中噪声本底以20logN(N为倍增因子)倍数恶化。图3为14.5 GHz双环、锁相DRO锁定到10 MHz低噪声晶体基准放大器的相位噪声性能曲线图。
 

成功设计任何上变频器的关键是进行有效的混频器杂散分析，此分析必须准确预测因上变频过程而出现在混频器输出端的杂散信号。位于所需通频带之外的任何信号必须鉴别出来，并适当滤波，使其处于可接受的水平。
 
此外，任何位于感兴趣波段内的混频产物都必须鉴别出来，并且通过正确选择混频器并设计混频器输入端的信号水平，使这些产物最小。信号水平的调节不可避免地会导致要对系统在杂散水平和可用动态范围之间进行折中。进行仿真以作出混频器输出中的伪成分与-15 dBm大小1GHz输入的关系图，仿真结果表明杂散信号可能出现在27、28、29和31 GHz处。29GHz的出血信号与IF输入信号无关，作为最接近通带的杂散信号，此信号决定了混频器之后跟随的滤波器的抑制要求。31GHz信号是29GHz LO和两倍的1 GHz IF的产物。由于此信号位于上变频器输出的通带内，所以无法滤除。为降低此杂散信号，就必须降低混频器输入端的信号水平。因为是一种三级杂散产物，到混频器的输入信号水平每降低1 dB，杂散信号水平将降低3 dB。
 
一旦完成了混频器分析，就可以确定滤波器要求。通过研究杂散响应计算，确定混频器的29GHz信号输出必须降低85 dB。为达到性能和成本要求，选择了在7密耳抛光氧化铝上制造的7极边缘耦合滤波器拓扑结构。
 
图4示意出了所提出的滤波器仿真的抑制、插入损耗以及反射损耗。3个不同的图叠加起来，显示了因温度和制造容差引起的预计的滤波器最坏情况。为满足苛刻的抑制要求，有必要在最终BUC设计中采用两个滤波器级联。图4为滤波器仿真群延迟示意。
 
对送入BUC的-15 dBm大小的1GHz输入，测量了BUC输出端的杂散信号，其中两个滤波器位于上变频放大器链中混频器之后。为避免两个滤波器之间相互作用，最终的设计在混频器和用一个放大器隔离级分开的双7极滤波器之后加入了一个3dB衰减器。测量结果表明，通过将混频器的输入信号水平降低3 dB， 31GHz杂散信号降低了6 dB。
 
BUC设计包括柔性板电路、厚膜和薄膜陶瓷基片、表面贴装元件以及同一集成组件内的引线键合MMIC。尽可能使用标准元件。特定功能的最佳技术选择要考虑成本、可制造性和性能。BUC外罩与LO、IF以及毫米波部分在一侧结合成H型结构，在背侧则是一低成本、插入式控制板。
 
在直流电源、偏压和控制板部分采用基于FR4的低成本印制电路板(PCB)材料、表面贴装元件以及拾放技术。低相位噪声双环LO结合有一个厚膜振荡器板、一个柔性板输出滤波器/耦合器板、以及锁相部分的一个低成本FR4板。输入双工器和IF放大器/增益控制链制作在一种低成本软板材料上，全部采用表面贴装元件。
 
对上变频混频器、滤波器及放大器链，除滤波器印制在7密耳厚氧化铝薄膜上外，所有部分都选择一种5密耳引线键合柔性板材料。为方便制造工艺，外罩设计为所有微波和毫米波基片都为平面型，方便拾放定位和裸片的引线键合。所有外罩和分区都构造在覆盖层之内。
 
在制造工艺的第一阶段，所有柔性板和陶瓷微波和毫米波基片都用环氧树脂连在外罩上。然后，在连接裸片的区域以及要进行引线键合的板区域加一个掩膜。第二，在连接表面贴装元件的所有区域加上焊膏，随后是表面贴装元件拾放定位。在拾放过程之后，所有组件都通过回流炉，进行检查，清洁，取掉焊剂以及裸片连接和引线键合区的掩膜。
 
在组件经等离子清洗取掉所有残余污物后，通过拾放机对裸片定位，用环氧树脂处理并引线键合。一旦检查完，把经预测试的IF、直流电源和控制和LO锁相板都固定到位。这种新颖的组装方法有助于流水线制造，可以方便地缩放，满足批量生产的要求。这种组装工艺也具有减轻重做的工作量的优点，可以方便地修复元件，而不用拆开整个组件。
 
对商用和军用Ka波段卫星通讯系统，最后的设计取得了出色的相位噪声性能。此紧凑的BUC可以同时用于便携式和固定终端上，性能同时与固态放大器和管放大器兼容。